装修选半包还是全包好?10秒估算一下

城市:
>
面积:
输入房子面积
手机:
输入手机号码获取报价

微信加好友 获取详细报价

装修顾问-馨馨

4年行业经验,24h可咨询

10秒闪电通过好友

稍后会有装修顾问为你解读报价

报价短信已发送到您的手机

因材料品牌及工程量不同,具体报价以量房实测为准

稍候装修管家将回电您,免费提供装修咨询服务

您的装修预算约 ?
  • 人工费 ?
  • 材料费 ?
  • 设计费 ?
  • 质检费 ?

*装修管家将回电您,免费提供装修咨询服务

*装修管家将回电您,免费提供装修咨询服务

*因材料品牌及工程量不同,具体报价以量房
实测为准

报价短信已发送到您的手机,注意查收!

装修管家将回电您,免费提供装修咨询服务

装修怕上当?问问靠谱的人

装修顾问 -馨馨

(四年装修行业经验)

微信扫一扫

加好友

广告

装修估价(半包): 0 万元

30分钟内,装修顾问将致电为您解读报价,请注意接听电话!

完善以下信息 让我们更了解您的需求优先为您服务

1. 您家的房屋现状是 :

毛坯房

旧房翻新

局部改造

2. 您家准备什么时候开始装修 :

一个月内

两个月内

两个月以上

3. 您家小区名称 :  

提交

请选择您家的装修时间

上拉电阻作用是啥?求专业回答

显示全部
收起
提问者:庞芳华| 临汾| 1149次浏览
我要回答

我来帮他解答

插入图片 ... .png 删除 还可以输入1500

已有3条回答

熊顺慈
回答数:4498 | 被采纳数:0

上拉就是将不确定的信号通过一个电阻嵌位在高电平,电阻同时起限流作用,1TTL驱动CMOS时,如果TTL输出最低高电平低于CMOS最低高电平时,提高输出高电平值2 OC门必须加上拉,提高电平值3 加大输出的驱动能力(单片机较常用)4 CMOS芯片中(特别是门的芯片),为防静电干扰,不用的引脚也不悬空,一般上拉,降低阻抗,提供泄荷通路5 提高输出电平,提高芯片输入信号的噪声容限,增强抗干扰6 提高总线抗电磁能力,空脚易受电磁干扰7 长线传输中加上拉,是阻抗匹配抑制反射干扰上拉是对器件注入电流,下拉是输出电流,弱强只是上拉电阻的阻值不同,没有什么严格区分,对于非集电极(或漏极)开路输出型电路(如普通门电路)提升电流和电压的能力是有限的,上拉电阻的功能主要是为集电极开路输出型电路输出电流通道。上拉电阻: 就是从电源高电平引出的电阻接到输出 1,如果电平用OC(集电极开路,TTL)或OD(漏极开路,CMOS)输出,那么不用上拉电阻是不能工作的, 这个很容易理解,管子没有电源就不能输出高电平了。 2,如果输出电流比较大,输出的电平就会降低(电路中已经有了一个上拉电阻,但是电阻太大,压降太高),就可以用上拉电阻提供电流分量, 把电平“拉高”。(就是并一个电阻在IC内部的上拉电阻上, 让它的压降小一点)。当然管子按需要该工作在线性范围的上拉电阻不能太小。当然也会用这个方式来实现门电路电平的匹配。上,就是指高电平;所谓下,是指低电平。上拉,就是通过一个电阻将信号接电源,一般用于时钟信号数据信号等。下拉,就是通过一个电阻将信号接地,一般用于保护信号。这是根据电路需要设计的,主要目的是为了防止干扰,增加电路的稳定性。


还可以输入100 提交答案
高可嘉
回答数:3664 | 被采纳数:1

上拉电阻作用:基极和发射极之间的电压正向偏置并大于死区电压集电极与发射极之间的电压也需要正向偏置。三极管饱和导通的时候(Ubes 0.7V),基极的电位有可能高于集电极的电位。


还可以输入100 提交答案
彭光赫
回答数:6853 | 被采纳数:1

上拉电阻作用是:1、当TTL电路驱动CMOS电路时,如果电路输出的高电平低于CMOS电路的最低高电平(一般为3.5V), 这时就需要在TTL的输出端接上拉电阻,以提高输出高电平的值。2、OC门电路必须使用上拉电阻,以提高输出的高电平值。3、为增强输出引脚的驱动能力,有的单片机管脚上也常使用上拉电阻。4、在CMOS芯片上,为了防止静电造成损坏,不用的管脚不能悬空,一般接上拉电阻以降低输入阻抗, 提供泄荷通路。5、芯片的管脚加上拉电阻来提高输出电平,从而提高芯片输入信号的噪声容限,增强抗干扰能力。6、提高总线的抗电磁干扰能力,管脚悬空就比较容易接受外界的电磁干扰。7、长线传输中电阻不匹配容易引起反射波干扰,加上、下拉电阻是电阻匹配,有效的抑制反射波干扰。


还可以输入100 提交答案
没有满意的答案,向专业人士咨询