已有2条回答
熊锐立
回答数：2223 | 被采纳数：0
DDR2走线规则 叠层设置： 1、 对于同一组数据线及其对应的DQ STROBE线，如DQ、DM0与DQS0、DQS0#，应布在同一层，以减小信号skew。 2、 DDR2信号线的参考平面最好是选择地平面(尤其是时钟线)，如果基于成本考虑，不得不选用电源层作为参考面，则DDR2供电电源平面需包围整个DDR2走线范围，且边缘要留有余量，电源与地平面间的阻抗在整个带宽范围内要足够低。 线长匹配： 1、 走线增加一个过孔，大概相当于增加了90mil的传输线长度。 2、 对于走线长度应把封装内部引线长度计算在内。 3、 各信号线的长度匹配如下表：(控制线：CS、CKE、ODT；命令线：Address、Bank Address、RAS、CAS、WE；数据线：DQ、DM) 信号类别 最小长度 最大长度 控制线 时钟线长度-500mil 时钟线长度-0 命令线 时钟线长度-500mil 时钟线长度+500mil 数据STROBE线 时钟线长度-250mil 时钟线长度+250mil 数据线-数据STROBE线(同一数据组) STROBE长度-220mil STROBE长度-180mil 4、 时钟信号差分对的长度差应控制在5mil以内。 5、 在能够满足布线空间的情况下，走线长度越短越好，一般控制在5000mil以内，可以以时钟线作为参考线。 串扰： 1、 对于蛇行走线，各线段之间的间距应至少为走线宽度的两倍(边沿到边沿)。 2、 DDR2信号线与非DDR2信号线之间的间距应大于25mil。 3、 时钟、DQS等差分线与其它DDR2信号线的间距应大于20mil。 4、 同一组命令线，同一组控制线或同一组数据线间的走线间距应大于走线宽度1.5倍(最好2倍以上)，而不同组间的信号线间距应大于走线宽度的2倍(最好3倍以上)。 5、 在扇出线区域，由于空间限制，不能满足走线宽度和间距要求时，可适当减小走线宽度及减小走线间距，但该扇出线长度应小于500mil。 6、 扇出线过孔应尽量靠近焊盘，如有可能，最好打焊盘孔。 7、 每条信号线的过孔数最好不要超过两个。 8、 VREF参考电压线要有足够低的阻抗，且与其它DDR2信号线的间距大于25mil。 阻抗匹配： 1、 DDR2 800信号走线单端阻抗应设置成50Ω 2、 对于控制命令线、时钟线要进行阻抗匹配，可采用源端串联匹配或末端并联匹配。(源端匹配具有较小
还可以输入100字
提交答案
马朝旭
回答数：3350 | 被采纳数：0
同组同层，控制等长。DDR SDRAM，DDR2使用T型走线。时钟与DQS之间控控等长。DDR3建议使用fly-by的方式。时钟与DQS无直接关系。
还可以输入100字
提交答案
没有满意的答案，向专业人士咨询
微信公众号
土巴兔APP